Silicium / Siliciumcarbide (SiC) WaferVier-traps, gekoppelde polijstautomatisatielijn (Geïntegreerde lijn voor afhandeling na het polijsten)

Overzicht

Deze vier-traps, gekoppelde polijstautomatisatielijn is een geïntegreerde, in-line oplossing ontworpen voor bewerkingen na het polijsten / na CMP van silicium en siliciumcarbide (SiC) wafers. Gebouwd rond keramische dragers (keramische platen), combineert het systeem meerdere downstream taken in één gecoördineerde lijn—waardoor fabrieken handmatige handelingen verminderen, de taktijd stabiliseren en de contaminatiecontrole versterken.

In de halfgeleiderfabricage wordt effectieve reiniging na CMP algemeen erkend als een cruciale stap om defecten te verminderen vóór het volgende proces, en geavanceerde benaderingen (waaronder megasonische reiniging) worden vaak besproken om de prestaties van deeltjesverwijdering te verbeteren.

Met name voor SiC maken de hoge hardheid en chemische inertie het polijsten uitdagend (vaak geassocieerd met een lage materiaalverwijderingssnelheid en een hoger risico op oppervlakte-/suboppervlakteschade), waardoor stabiele automatisering na het polijsten en gecontroleerde reiniging/afhandeling bijzonder waardevol zijn.

Wat de lijn doet (Kernfuncties)

Een enkele geïntegreerde lijn die het volgende ondersteunt:

• Wafer scheiding en verzameling (na het polijsten)

• Buffering / opslag van keramische dragers

• Reiniging van keramische dragers

• Wafermontage (plakken) op keramische dragers

• Geconsolideerde, één-lijn operatie voor 6–8 inch wafers

Belangrijkste voordelen

• 

   

  Geïntegreerde automatisering: Scheiding → buffering → reiniging → montage in één lijn, waardoor standalone stations en afhankelijkheid van operators worden verminderd.

• Schoonere, consistentere flow na het polijsten: Ontworpen om stabiele reinheid na CMP / na het polijsten en herhaalbare montagekwaliteit te ondersteunen. (Industriële literatuur benadrukt het belang van reiniging na CMP om de defectgraad te verlagen.)

• Automatisering ondersteunt contaminatiecontrole: Onderzoek naar waferafhandeling benadrukt strategieën om contact met het waferoppervlak te voorkomen en deeltjesverontreiniging tijdens transfers te verminderen; cleanroom robotontwerpen richten zich ook op het minimaliseren van deeltjesemissies.

• 6–8 inch gereedheid: Helpt fabrieken vandaag de dag te opereren op 6-inch terwijl ze zich voorbereiden op 8-inch implementatie. De industrie vordert actief richting 200 mm (8-inch) SiC, met meerdere openbare roadmaps en aankondigingen rond 2024–2025.

Technische specificaties (Uit de meegeleverde datasheet)

• Apparatuur afmetingen (L×B×H): 13643 × 5030 × 2300 mm

• Voeding: AC 380 V, 50 Hz

• Totaal vermogen: 119 kW

• Montage reinheid: 0,5 μm < 50 stuks; 5 μm < 1 stuks

• Montage vlakheid: ≤ 2 μm

Doorvoer referentie (Uit de meegeleverde datasheet)

Geconfigureerd door keramische drager diameter en wafer grootte:

• 6-inch wafers: Drager Ø485, 6 wafers/drager, ~3 min/drager

• 6-inch wafers: Drager Ø576, 8 wafers/drager, ~4 min/drager

• 8-inch wafers: Drager Ø485, 3 wafers/drager, ~2 min/drager

• 8-inch wafers: Drager Ø576, 5 wafers/drager, ~3 min/drager

Typische lijnstroom 

1. Invoer / interface van upstream polijstgebied

2. Wafer scheiding & verzameling

3. Buffering/opslag van keramische dragers (takt-tijd ontkoppeling)

4. Reiniging van keramische dragers

5. Wafermontage op dragers (met reinheid & vlakheidscontrole)

6. Uitvoer naar downstream proces of logistiek

Doeltoepassingen

• Downstream automatisering na het polijsten / na CMP voor Si en SiC waferlijnen

• Productieomgevingen die prioriteit geven aan stabiele taktijd, verminderde handmatige handelingen en gecontroleerde reinheid

• 6-inch tot 8-inch overgangsprojecten, vooral afgestemd op 200 mm SiC roadmaps

FAQ 

V1: Welke problemen lost deze lijn primair op?
A: Het stroomlijnt bewerkingen na het polijsten door wafer scheiding/verzameling, buffering van keramische dragers, reiniging van dragers en wafermontage te integreren in één gecoördineerde automatiseringslijn—waardoor handmatige contactpunten worden verminderd en het productieritme wordt gestabiliseerd.

V2: Welke wafermaterialen en -maten worden ondersteund?
A: Silicium en SiC, 6–8 inch wafers (volgens de meegeleverde specificaties).

V3: Waarom wordt reiniging na CMP benadrukt in de industrie?
A: Industriële literatuur benadrukt dat de vraag naar effectieve reiniging na CMP is toegenomen om de defectdichtheid vóór de volgende stap te verminderen; megasonische benaderingen worden vaak bestudeerd om de deeltjesverwijdering te verbeteren.